单元串联变频器中多路SPWM的CPLD实现方法

　　随着电子技术的发展和ASIC技术的不断完善、数字系统设计正朝着速度快、容量大、体积小、重量轻的方向发展。

　　可编程逻辑器件CPLD以其可靠性、小功耗和保密性强等特点及其连续式的内部结构、得到了突飞猛进的发展和广泛的应用，用其取代传统的线路有不可比拟的优点、集成度高、分立元件少、靠干扰能力强；）线路设计简单方便，用软件设计、可修改性强；使用晶振频率高、易于和高速度的处理器（如DSP）连接、实现高频控制系统。

　　另一方面、在单元串联变频器中、由于采用多单元串联的方式、输出高压、单元的串联（多重化）即使得可改善输出波形成为可能。同时也带来了如何分配各功率单元输出功率的问题。目前通用的载波垂直移相PWM调制和载波水平移相PWM调制技术均需要控制系统输出多路移相SPWM波形，控制主回路器件，形成完美的正弦波输出。

　　为单元串联式变频器中功率单元主电路图。

　　其为一个三相输入、单相输出的交-直-交电压源型逆变器。为6单元串联的主回路拓扑。

　　功砝元功弈元局瑜：硕士研究生6单元串联的主回路拓扑基金资助：陕西省教育厅产业化培育项目这样，所示的变频器可理解成为一个合成的：a.《变频器与软启动器应用200例》您的论文得到两院院士关注单元串联变频器中多路SPWM的CPLD实现生成方法。详细的论述了SPWM波生成机理和试验系统硬件结构。为调制度a =1时的A相输出相电压波形。所示为调制度3=1时的A相输出相电压频谱图。所示为调制度d=0.5时的A相输出线电压波形。所示为调制度3=0.5时的A相输出线电压频谱图。所示为调制度3=0.1时的A相输出线电压波形。所示为调制度3=0.1时的A相输出线电压频谱图。

　　调制度3=1时的A相输出相电压波形图您的论文得到相关企业家品评技术创新5结论对比在三种调制度下的波形和相应频谱图。可以发现随着调制度的降低。线电压输出波形的电平数不断减少，谐波也相应加。3=1.0时，最大谐波幅值为2.4%.3=0.5时，最大谐波幅值为7.5%.3=.i时最大谐波幅值为65.0%.在不同调制下，谐波都是主要集中在开关频率附近，但是系统的输出已经基本弦波。

　　实验表明：该方法可行，运行可靠平稳。