赛灵思ISE 10.1版本问世，大幅提升设计效率并解决功耗与性能问题

在采用FPGA进行产品设计的过程中，工程师们最关注的就是运行时间、易用性和生产力问题，其中设计工具吞吐能力(运行时间问题)，又是重中之重。目前，65nm工艺的FPGA已经以其更具竞争力的性价比进入了更多的系统设计，而采用FPGA的设计已经与采用固定架构芯片进行的设计变得同样复杂。例如，一颗赛灵思公司的Virtex-5 LX330芯片就达到了330万ASIC门，其设计过程中必然面临许多的设计反复和更加复杂的时序收敛，必然耗费大量的等待时间。 “采用赛灵思公司最新发布的ISE Design Suite 10.1版本，极大加快了设计实现速度，运行速度平均将快两倍！”赛灵思公司软件产品营销总监Hitesh Patel表示，“因此设计人员可以在一天时间里完成多次设计反复，提高了设计效率。” Hitesh表示，新版本ISE的一个重要特性是首次采用了SmartXplorer技术。这一技术专门为解决设计人员所面临的时序收敛和生产力这两大艰巨挑战而开发。SmartXplorer技术支持在多台Linux主机上进行分布式处理，可在一天时间里完成更多次实施过程。通过利用分布式处理和多种实施策略，性能可以提升多达38%。SmartXplorer技术同时还提供了一些工具，允许用户利用独立的时序报告监控每个运行实例。 Hitesh称，赛灵思与Mentor Graphics公司合作，新版本的ISE Design Suite提供ModelSim Xilinx Edition III，支持设计人员完成HDL源代码、功率以及时序模型的验证。通过使用IEEE IP加密模型，ISE Design Suite 10.1的运行速度最快可达原来的两倍。新的性能优化BRAM、DSP和FIFO仿真模型进一步将RTL仿真运行时间缩短了一倍。“这样头天晚上下班后进行仿真验证，第二天早上就可以看到结果了，而采用旧版本的工具可能还要等半天，”Hitesh表示。 另外，新版本的ISE同样可与赛灵思公司的PlanAhead设计分析工具配合使用。PlanAhead设计分析工具提供的布局规划和分析功能可极大缩短设计时间。PlanAhead能够提高综合和布局布线之间的流程效率。利用可视化关键路径和布局规模视图，设计人员可以提高性能。这样可以大大减少设计反复的次数，并缩短设计反复的时间。这一方法允许设计人员将较大规模的设计分割为更小更易于处理的模块，并集中精力优化每一模块。免费提供的PlanAhead Lite采用了PinAhead技术。这一直观的解决方案旨在简化管理目标FPGA和PCB之间接口的复杂性。PinAhead技术支持在设计较早阶段智能实现引脚定义，从而避免了通常在设计后期发生的与引脚布局相关的修改。这种修改过去通常必须通过交互式引脚布局才能完成设计规模检查。在PinAhead工具中，引脚分配完成后，还可以使用逗号分割值(CSV)文件或通过VHDL或Verilog头文件输出I/O端口信息。 提供更强的功率分析和优化 ISE Design Suite 10.1为用户提供了在设计过程中尽早分析功率要求的功能，同时还可以在设计过程中优化动态功率。第二代XPower功率分析工具提供了改善的用户接口，按照模块、结构层次、电源轨和使用的资源分析功率更为容易，因此进一步增强了功率估算功能。信息可以文本和HTML报告格式给出。与其它逻辑供应商提供的静态估算网页相比，这是一项巨大进步，同时在提供准确的功耗信息方面是一个飞跃。 ISE Design Suite 10.1提供了便捷全面的功率优化功能。利用集成的“功率优化设计目标”功能，用户可以简单地一步完成功率优化流程。通过映射和布局布线算法的改进，对于采用65nm Virtex-5器件和Spartan-3 Generation FPGA的设计动态功率平均可降低10%和12%。 集成嵌入式设计和DSP设计工具简化系统设计 为帮助用户更快速地实现优化嵌入式和DSP设计，ISE Design Suite 10.1 还对赛灵思嵌入式和DSP工具进行了进一步的易用性改进。例如统一的互操作性保证了用户可以在ISE Design Suite 10.1 容易地增添System Generator模块。EDK和System Generator for DSP技术之间不同工具的集成得到进一步增强，从而能够为同时涉及嵌入式和信号处理的更复杂FPGA SoC设计提供支持。 总结 ISE Design Suite 10.1为设计流程的每一步都提供了直观的生产力增强工具，覆盖从系统级设计探索、软件开发和基于HDL硬件设计，直到验证、调试和PCB设计集成的全部设计流程。因此，通过新推出的ISE Design Suite 10.1，赛灵思正面解决了采用高级FPGA进行设计的设计师所面对的最严峻挑战，并且第一次提供了一个统一了逻辑、嵌入式和DSP应用设计人员需要的解决方案，并大大提高了设计效率。目前，全功能60天评估版本可以从赛灵思网站免费下载。 信息来源于：电子工程专辑
　　(摘自：0)